Auf einen Blick
Senior Halbleiter-Engineer für Static Timing Analysis Signoff. 6-17 Jahre Erfahrung in ASIC/SoC-Design. Rs 14-32 LPA Vollzeitstelle in Hyderabad.
💰 INR 1.400.000–3.200.000/Jahr
📊 Senior
🕒 Vollzeit
🌍 Vor Ort
🗺️ APAC
- 6-17 Jahre STA/Timing-Erfahrung
- Hands-on STA Signoff Expertise
- Kenntnisse MMMC und Timing Closure
- Erfahrung mit PrimeTime
Static Timing Analysis
Synopsys PrimeTime
Tcl/Python
MMMC
Timing Closure
SDC Constraints
Angegeben: INR 1.400.000–3.200.000/Jahr · Marktschätzung: ~INR 1.400.000–3.200.000/Jahr.
✅ Geeignet für
- Erfahrene Halbleiter-Ingenieure mit STA-Fokus
- VLSI-Fachleute mit Physical Design Background
- Ingenieure mit PrimeTime Expertise
🚫 Weniger geeignet
- Junior-Ingenieure ohne Timing Analysis Erfahrung
- Softwareentwickler ohne Hardware-Verständnis
- Remote-Arbeiter (Vor-Ort in Hyderabad erforderlich)
💡 Gut zu wissen
- Vor-Ort Position in Hyderabad, keine Remote-Option
- Großes Spektrum an Senioritätsstufen (6-17 Jahre) wird berücksichtigt
- Multi-Million-Instance Design-Erfahrung ist wichtig
- Tcl und Python Scripting sind erforderlich
Über das Unternehmen
Halbleiter-Design-Position. Suche nach erfahrenem Ingenieur mit Expertise in Static Timing Analysis und Timing Closure für komplexe SoC-Designs.
Deine Aufgaben
- Verantwortung für vollständige Static Timing Analysis (STA) Signoff für komplexe SoC-Designs
- Durchführung von Timing-Analyse über mehrere Modi und Prozess-Ecken (MMMC)
- Analyse von Setup, Hold, Recovery, Removal und anderen Timing-Checks
- Entwicklung, Überprüfung und Wartung von Timing-Constraints einschließlich SDC, Clocks, Input/Output Delays
- Fehleranalyse und Behebung von Timing-Verletzungen
- Detaillierte Analyse kritischer Timing-Pfade und Zusammenarbeit mit Implementation-Teams
Deine Voraussetzungen
- 6-17 Jahre Hands-on-Erfahrung in Static Timing Analysis und Timing Closure
- Starke Expertise in STA Signoff und MMMC Timing-Analyse
- Exzellentes Verständnis von ASIC/SoC Physical Design
- Erfahrung mit Synopsys PrimeTime und anderen STA-Tools
- Starke Scripting-Fähigkeiten in Tcl und/oder Python
- Erfahrung mit großen, hierarchischen Multi-Million-Instance SoC-Designs
