Auf einen Blick
Staff Analog Design Engineer: Entwurf von hochleistungs-Timing-Produkten mit PLLs und Mixed-Signal Circuits. Cadence Simulation, Circuit Analysis und Lab-Charakterisierung von Silicon.
💰 ~CAD 110.000–150.000/Jahr (geschätzt)
📊 Lead
🕒 Vollzeit
🗺️ EMEA
- Master oder PhD in Elektrotechnik
- 6+ Jahre Analog/Mixed-Signal IC Design
- CMOS und BiCMOS Design Erfahrung
- PLL und VCO Design Knowledge
SystemVerilog
Gehalt geschätzt anhand Staff Analog Engineer, 6+ Jahre IC Design, Kanada. Kein Gehalt in der Anzeige angegeben.
✅ Geeignet für
- Analog IC Design Engineers mit PLL Erfahrung
- Mixed-Signal Engineers für Timing Circuits
- Circuit Design Tech Leads
🚫 Weniger geeignet
- Digital-Only Designers ohne Analog Background
- Anfänger oder Junior IC Designer
- Software-Engineers ohne Hardware Design Erfahrung
💡 Gut zu wissen
- PLL Design ist spezialisiertes und tiefes Gebiet
- Lab-Charakterisierung ist hands-on und zeitintensiv
- Cadence und Advanced Simulation Tools sind tägliche Werkzeuge
Über das Unternehmen
SiTime ist das Präzisions-Timing-Unternehmen. Mit über 4 Milliarden ausgelieferten Geräten verändert SiTime die Timing-Industrie durch hochleistungs-MEMS-Lösungen in AI-Datacentern, autonomem Fahren und Industrie-Robotik.
Deine Aufgaben
- Entwicklung von Spezifikationen und Entwurf analoger Circuits für hochleistungs-Timing-Produkte
- Integration von Circuit Blocks in das komplette Chip Design
- Kollaboration mit verteilten Cross-Functional Teams (Layout, Digital, System Design, Validation)
- Test, Debug und Charakterisierung von Lab Prototypen
- Support bei Product Validation und Customer Applications
Deine Voraussetzungen
- Master oder PhD in Elektrotechnik erforderlich
- 6+ Jahre relevante Analog/Mixed-Signal IC Design Erfahrung
- Nachgewiesene Erfahrung in CMOS und/oder BiCMOS IC Design
- Starkes Wissen von Integrated Circuit Design, Device Physics und Advanced Process Technologies
- Erfahrung beim Design von PLLs oder verwandten Blöcken (VCOs, Phase Detectors, Charge Pumps)
- Solides Verständnis von Transistor Behavior, Circuit Noise Theory und Phase-Noise Concepts
- Proficiency mit Cadence Analog/Mixed-Signal Simulation Toolset
- Vertrautheit mit Analog/Mixed-Signal Design Flow, Simulation Methods und Post-Layout Verification
- Erfahrung mit Analog Behavioral Modeling, SystemVerilog, Verilog-A und AMS
- Hands-on Lab Test und Characterization Erfahrung erforderlich
