Cornelis Networks, Inc.: Switch ASIC Design Engineer

Über das Unternehmen

Cornelis Networks liefert hochleistungsfähige, skalierbare Netzwerklösungen für AI- und HPC-Rechenzentren. Die firmeneigene Architektur integriert Hardware, Software und Systemtechnologien, um die Effizienz von GPU-, CPU- und Beschleuniger-gestützten Clustern zu maximieren.

Das Unternehmen ist wachsend, mit einem internationalen Team aus Architekten, Ingenieuren und Business-Professionals und wird von führenden Venture-Capital- und strategischen Investoren unterstützt. Cornelis Networks besetzt Rollen vor Ort, hybrid und vollständig remote.

Aktuell werden erfahrene Senior ASIC Design Engineers gesucht, die an der Entwicklung von Switch-ASICs für Hochleistungsrechnen, Datenanalyse und KI-Interconnects mitarbeiten.

Aufgaben

• Entwurf und Implementierung zentraler Komponenten Next‑Generation Ethernet‑Switch‑ASICs mit Fokus auf RTL‑Entwicklung und Latenzoptimierung.
• Erstellung von Mikroarchitektur‑Spezifikationen für schnelle Transmit/Receive Packet‑Processing Subsysteme.
• Implementierung von RTL in Verilog/SystemVerilog für Low‑Latency Datenpfade (inkl. NoC und Crossbar‑Designs).
• Definition von Timing‑Constraints und Zusammenarbeit mit Physical‑Design‑Ingenieuren zur Timing‑Optimierung.
• Erstellung von Block‑ und System‑Level Testplänen in Zusammenarbeit mit Verification‑Teams.
• Unterstützung der Post‑Silicon‑Validierung sowie Debugging in Zusammenarbeit mit Hardware-, Firmware‑ und Software‑Teams.
• Beitrag zu Performance‑Optimierung und energieeffizienten Designstrategien für Switch‑Subsysteme.

Voraussetzungen

• B.Sc. oder M.Sc. in Computer Engineering, Elektrotechnik oder einem verwandten Fach.
• Mindestens 10+ Jahre Berufserfahrung in Digitaldesign mit sicherer Anwendung von Verilog und SystemVerilog (idealerweise 15+ Jahre ASIC‑Design insgesamt).
• Tiefes Wissen zu Ethernet‑Architektur und Netzwerkprotokollen (50G/100G/400G MAC/PCS, TCP/IP, RDMA/RoCE, IPSec).
• Erfahrung mit NoC‑ oder Crossbar‑Designs, Ethernet‑Switch‑ASICs und System‑Debugging.
• Vertrautheit mit Timing‑Closure und modernen Physical‑Design‑Methodologien.
• Erfahrung in System‑Level Debugging und Root‑Cause‑Analysen; starke mündliche und schriftliche Kommunikationsfähigkeiten.
• Wünschenswert: Expertise in Multi‑Clock‑Domain Designs, Skriptkenntnisse (TCL, Python, Perl) und Erfahrung mit EDA‑Tools (Design Compiler, Spyglass, PrimeTime).

Benefits

• Konkurrenzfähiges Vergütungspaket inklusive Grundgehalt, Equity und variablen Incentives.
• Umfangreiche Gesundheitsleistungen (medizinisch, zahnärztlich, Sehhilfe) sowie Invaliditäts‑ und Lebensversicherung.
• Zusatzleistungen wie Dependent Care FSA, Unfallversicherung und Haustier‑versicherung.
• Generöse bezahlte Feiertage, Open Time Off (OTO) für Vollzeit‑exempt Mitarbeiter sowie Krankentage, Elternzeit und Schwangerschaftsfreistellung.
• 401(k) mit Unternehmenszuschuss (US‑Standard) und Möglichkeiten zur Leistungskomponente/Bonus.
• Flexible Arbeitsmodelle inklusive Remote‑Möglichkeiten (für Beschäftigte in den USA).