Cornelis Networks, Inc.: Ethernet Host Adaptor ASIC Design Engineer

Über das Unternehmen

Cornelis Networks liefert hochperformante Scale-out-Netzwerklösungen für AI- und HPC-Rechenzentren. Die Architektur integriert Hardware, Software und Systemtechnologien, um die Effizienz von GPU-, CPU- und Beschleuniger-Clustern zu maximieren. Das Unternehmen wird von führenden Venture-Capital- und strategischen Investoren unterstützt und konzentriert sich auf Innovation, Performance und Skalierbarkeit für anspruchsvolle Rechenaufgaben.

Das Team ist schnell wachsend, besteht aus Architekten, Ingenieuren und Fachleuten und ist global in mehreren US-Bundesstaaten und sechs Ländern vertreten. Cornelis Networks stellt sowohl vor Ort, hybrid als auch vollständig remote ein.

Die ausgeschriebene Position richtet sich an erfahrene Senior ASIC Design Engineers zur Entwicklung von SoCs für High-Performance-Computing, Datenanalyse und AI-Interconnect-Lösungen.

Aufgaben

• Erarbeiten von Mikroarchitektur-Spezifikationen für Paketprozessoren und hochgetaktete, pipelinedatenpfade mit Fokus auf niedrige Latenz.
• Implementierung von RTL-Designs in Verilog/SystemVerilog für Hochgeschwindigkeits-Datenpfade und Paketverarbeitung.
• Erstellung von Block- und System-Level-Testplänen in Zusammenarbeit mit Verifikationsingenieuren.
• Definition von Timing-Constraints und Zusammenarbeit mit Physical-Design-Ingenieuren zur Timing-Optimierung.
• Unterstützung der Post-Silicon-Validierung und Debugging in Zusammenarbeit mit Hardware-, Firmware- und Software-Teams.
• Beitrag zu Performance-Optimierung und energieeffizienten Design-Strategien für Host-Fabric-Interface-Subsysteme.

Voraussetzungen

• B.Sc. oder M.Sc. in Computer Engineering, Electrical Engineering oder verwandter Fachrichtung.
• Mehrjährige Erfahrung in digitalem Design; nach Stellenbeschreibung bis zu 15+ Jahren ASIC-Design-Erfahrung (mind. 7 Jahre post-college erfahrung) und 10+ Jahre relevante Erfahrung in Netzwerk-Hardwaredesign.
• Sehr gute Kenntnisse in Verilog und SystemVerilog sowie Erfahrung mit RTL-Design für Hochgeschwindigkeits-Datenpfade und Paketverarbeitung.
• Tiefes Verständnis von Host-Ethernet-Adapter-Architekturen sowie Erfahrung mit Timing-Closure und modernen Physical-Design-Methoden.
• Erfahrung in system-level Debugging und Root-Cause-Analyse; starke mündliche und schriftliche Kommunikationsfähigkeiten.
• Wünschenswert: Kenntnisse in Ethernet-Architektur/Protokollen (50G/100G/400G, TCP/IP, RDMA/RoCE, IPSec), Multi-Clock-Domain-Designs, Skriptsprachen (TCL, Python, Perl) und EDA-Tools (Design Compiler, Spyglass, PrimeTime).

Benefits

• Konkurrenzfähiges Vergütungspaket mit Basisgehalt, Equity und leistungsbezogenen Incentives.
• Kranken-, Zahn- und Augenversicherung sowie Invaliditäts- und Lebensversicherung.
• 401(k)-Plan mit Arbeitgeber-Matching (US-Spezifikation).
• Bezahlte Feiertage, Open Time Off (OTO) für reguläre Vollzeitangestellte, Krankheitsurlaub und weitere bezahlte Freistellungen (z. B. Elternzeit, Schwangerschaftsbehinderung).
• Zusätzliche Leistungen wie Dependent Care FSA, Unfallversicherung und Tierkrankenversicherung.