Cornelis Networks, Inc.: PCIe ASIC Design Engineer

Über das Unternehmen

Cornelis Networks liefert hochleistungsfähige, skalierbare Netzwerklösungen für AI- und HPC-Rechenzentren. Die Architektur integriert Hardware, Software und Systemtechnologien, um die Effizienz von GPU-, CPU- und Beschleuniger-Clustern zu maximieren.

Wir sind ein schnell wachsendes, internationales Team aus Architekten, Ingenieuren und Business-Professionals mit Sitz in mehreren US-Bundesstaaten und sechs Ländern. Wir stellen für vor Ort, hybrid und vollständig remote ein.

Cornelis Networks wird von führenden Venture-Capital- und strategischen Investoren unterstützt und fokussiert sich auf Innovation, Performance und Skalierbarkeit für anspruchsvolle Rechenaufgaben.

Aufgaben

• End-to-end-Integration von PCIe-IP in komplexe ASIC-Designs.
• Leitung von Silicon-Bring-up, Validierung und Debugging von PCIe-Links im Labor.
• Zusammenarbeit mit IP-Anbietern, Architektur-, Verifikations-, Physical-Design- und Software-Teams.
• Performance-Optimierung über PHY-, DMA- und Transaktionsebenen.
• Mitarbeit an System- und Mikroarchitektur mit Fokus auf IO- und Interconnect-Skalierbarkeit.
• Mentoring von Junior-Ingenieuren und Definition von Best Practices für PCIe-Subsysteme.

Voraussetzungen

• BS/MS in Elektrotechnik, Computer Engineering oder vergleichbare Qualifikation.
• Über 10 Jahre Industrieerfahrung in ASIC/SoC-Design mit Fokus auf PCIe-Controller-Integration.
• Erfahrung mit Silicon-Bring-up, Debugging und Validierung hochfrequenter Schnittstellen.
• Tiefes Verständnis des PCIe-Protokollstacks (PHY, MAC, TLP, DLL), Konfigurationsraum und Link-Training.
• Erfahrung mit Verifikationsumgebungen, Performance-Tuning und power-aware Design; Vertrautheit mit Tools wie VCS/Questa und Laborequipment (Protokollanalysatoren, Oszilloskope).
• Starke Skripting-Fähigkeiten (Python, Perl, TCL) sowie gute Kommunikationsfähigkeiten.
• Wünschenswert: Erfahrung mit PCIe Gen5/Gen6, Retimer/Switch-Lösungen, CXL/CCIX, Emulations- und Prototyping-Plattformen (z. B. ZeBu, Palladium, HAPS) und Hintergrund in Rechenzentrum-/AI-Accelerator-Architekturen.

Benefits

• Wettbewerbsfähiges Vergütungspaket bestehend aus Basisgehalt, Equity, Cash und Anreizen.
• Kranken-, Zahn- und Sehversicherung sowie Invaliditäts- und Lebensversicherung.
• 401(k) mit Unternehmenszuschuss (US-spezifisch), Open Time Off (OTO) und weitere bezahlte Freistellungen.
• Flexible Arbeitsmodelle (inkl. Remote), großzügige Feiertage, Krankentage, Eltern- und Pflegeurlaube.
• Zugang zu Laborequipment und Zusammenarbeit mit führenden Namen der Halbleiterbranche.