Innatera: Staff Digital Design Engineer – CPU Architecture & RISC-V (S)

Über das Unternehmen

Headquarters: Niederlande

Innatera ist ein Unternehmen, das an der Spitze der Entwicklung von AI‑Hardware steht und neuromorphe SoCs entwickelt. Das Team arbeitet daran, Lösungen zu schaffen, die intelligente Geräte in Bereichen von Consumer Electronics bis Healthcare antreiben.

Die Kultur bei Innatera betont technische Exzellenz, Zusammenarbeit und reale Auswirkungen. Mitarbeitende arbeiten mit disruptiven Innovatoren, erfahrenen Ingenieur:innen, Forschenden und Spezialist:innen zusammen.

Aufgaben

• Technische Verantwortung für RISC‑V‑basierte CPU‑Architektur und Subsystemintegration in neuromorphen SoCs übernehmen.
• Design und Architektur fortschrittlicher CPU‑Kerne und Mikroarchitekturen, inklusive Spezifikation bis zur Finalisierung.
• Hoch‑ und detaillierte Mikroarchitekturspezifikationen aus übergeordneten Anforderungen ableiten und umsetzen.
• RTL‑Entwicklung und Debugging von CPU‑Kernen in Verilog/SystemVerilog; Durchführung von RTL‑ und Gate‑Level‑Simulationen.
• Front‑End‑Designaufgaben durchführen (Synthese, STA, formale Äquivalenzprüfung).
• SoC‑Architekturen definieren und CPU‑Integration sowie Interaktion mit anderen IPs und Subsystemen sicherstellen.
• Mit Verifikations‑, Backend‑ und Softwareteams eng zusammenarbeiten und SW‑HW Co‑Design unterstützen.
• Drittanbieter‑CPU‑IP evaluieren, anpassen und integrieren (z. B. MMU, Interrupt‑Controller) und neue CPU‑IP‑Konzepte entwickeln.

Voraussetzungen

• Mindestens 7 Jahre Erfahrung im digitalen Design mit starkem Fokus auf CPU‑Architektur und Mikroarchitekturentwicklung.
• Nachweisliche Erfahrung in Design und Implementierung von RISC‑V‑basierten CPU‑Kernen (z. B. eigene Kerne oder Modifikationen an Open‑Source‑Kernen).
• Tiefes Verständnis von Pipeline‑Stufen, Speicherhierarchien (Caches, MMU), Interrupt‑Handling und Bus‑Schnittstellen.
• Expertenkenntnisse in RTL‑Programmierung (Verilog/SystemVerilog) und Debugging komplexer digitaler Module.
• Erfahrung mit Front‑End‑Aufgaben wie Synthese, Static Timing Analysis (STA) und formaler Äquivalenzprüfung.
• Gute Kenntnisse in SoC‑Architektur und Subsystemintegration sowie Vertrautheit mit Verifikationsmethoden.
• Vertrautheit mit gängigen Kommunikationsprotokollen (z. B. AMBA AXI/AHB).

Benefits

• Wettbewerbsfähiges Gehalt;
• Betriebliche Altersvorsorge (Pension plan);
• Ambitioniertes Team mit Freiheiten für Innovation;
• Flexibles Arbeitsumfeld (Home‑Office‑Policy, flexible Arbeitszeiten, vorteilhaftes Urlaubssystem);
• Inklusive Unternehmenskultur mit offener Kommunikation und Unterstützung für persönliche Entwicklung;
• Kostenersatz für Pendeln, sowie Obst, Getränke und Snacks im Büro.